https://xiejiayun.github.io/tags/ucie/Recent content in UCIe on Jiayun's BlogHugozh-cnMon, 18 May 2026 00:00:00 +0000https://xiejiayun.github.io/post/hbf-socamm2-interconnect-memory-wall-2026/Mon, 18 May 2026 00:00:00 +0000https://xiejiayun.github.io/post/hbf-socamm2-interconnect-memory-wall-2026/<blockquote> <p>📌 <strong>前沿科技 · 半导体深度 | Semiconductor Deep Dive</strong></p> <p>2026 年 5 月这一周，SemiEngineering 连发四篇技术文章，分别是：</p> <ol> <li><em>Flash Getting Stacked High-Bandwidth Version</em> — 介绍 HBF（High Bandwidth Flash）的 3D 堆叠样品</li> <li><em>SOCAMM2: Bringing LPDDR5X Benefits To AI Servers</em> — JEDEC 标准化的服务器 LPDDR 模组</li> <li><em>Confusion Grows With More Interconnect Options And Tradeoffs</em> — 5 种互联标准并存的系统设计困境</li> <li><em>Chiplets Need A New Workflow</em> — 系统级 chiplet 设计方法论问题</li> </ol> <p>这四件事被分开报道时是技术新闻，<strong>串起来看是一张完整的『AI 数据中心去 GPU 中心化』路线图</strong>。这篇文章把它们整合成一个故事。</p>https://xiejiayun.github.io/post/riscv-system-design-chiplet-composability-era-2026/Tue, 05 May 2026 00:00:00 +0000https://xiejiayun.github.io/post/riscv-system-design-chiplet-composability-era-2026/<h2 id="一被忽略的拐点risc-v-第二阶段已经悄悄发生">一、被忽略的拐点：RISC-V 第二阶段已经悄悄发生</h2> <p>过去十年，RISC-V 在公众讨论里一直被压缩成一句话：「一个开源的指令集」。这句话技术上没错，但它像把一栋大楼说成「一堆混凝土」一样毫无信息量。2026 年的真正变化不在 ISA 层面——基础整数和向量扩展早在 2019—2021 年就冻结了——而在 ISA <em>之上</em> 的系统级标准化：中断架构、IOMMU、调试规范、平台 profile、缓存一致互连、再到 Chiplet 物理接口，全部在过去十八个月里同步成型。</p>