EDA on Jiayun's Blog

硬件仿真的三条路线之争：当芯片验证成本吞噬设计预算

Thu, 07 May 2026 00:00:00 +0000

验证危机：芯片设计中最昂贵的瓶颈

2026 年，一颗先进 SoC 的晶体管数量已经突破千亿大关。英伟达的下一代 GPU 架构集成超过 2000 亿个晶体管，苹果的 M 系列芯片也在向同样的量级逼近。但很少有人注意到，这些天文数字背后隐藏着一个正在吞噬整个半导体产业的黑洞——验证成本。

从仿真检查点到连续物理：芯片设计正在经历自 SPICE 以来最大的范式转移

Mon, 04 May 2026 00:00:00 +0000

一、芯片验证的窒息时刻

如果你最近和任何一家 5nm 以下节点 SoC 团队聊过，会听到同一个抱怨：验证 / 仿真已经吃掉了流片前 70% 以上的工期和成本，而且还在涨。

SemiEngineering 最近一组文章——From Simulation Checkpoints To Continuous Physics、Designing Chips In The Context Of Rapidly Evolving AI、Bronco AI 关于全片 SoC 调试的演讲——共同勾画了一个工程领域的窒息时刻：

EDA 工具碎片化危机：Agentic 包装与统一抽象之争，谁是芯片设计的 Kubernetes 时刻

Fri, 01 May 2026 00:00:00 +0000

当芯片设计的"工具链"成了最大瓶颈

2026 年 10 月底，SemiWiki 一篇看起来很技术、其实非常政治的文章引爆了 EDA 圈：Solving the EDA tool fragmentation crisis。同一周 SemiEngineering 连发七篇相关稿件，主题集中在 Agentic EDA、NoC chiplet 一致性、先进封装互连。这不是巧合——EDA 行业正在经历自 2000 年代初以来最严重的一次"工具碎片化危机"，而 AI Agent 与 chiplet 的双重浪潮把它推到了临界点。