Jiayun's Blog

探索与分享

SiFive P570 Gen 3:当 RISC-V 第一次拿出'全乱序矢量执行',主流应用处理器市场的天花板被捅穿了

2026 年 5 月 14 日 SiFive 发布 P570 Gen 3,做了一件 ARM Cortex-A 和 Intel/AMD 都没做的事:标量+矢量都是完全乱序执行(OoO)。这不是一次跑分迭代,是 RISC-V 第一次正面打 Cortex-A78/A720 这个市场区段——同期 FPGA 原型生态成熟把整件事推到不可逆。

芯片验证的数学转向:当形式化方法从学术象牙塔走进 EDA 主战场

首次流片成功率跌至 20 年最低,验证成本吞噬 70% 工程预算——形式化验证正在从'锦上添花'变成'生死攸关'。

Edge AI的速度困局:当模型进化快过芯片迭代

模型开发速度正在超越硅片设计周期——Edge AI架构必须在适应性、功耗和性能之间找到新的平衡点

Tesla芯片帝国:从AI5流片到TeraFab,马斯克正在重写半导体游戏规则

Tesla AI5芯片完成流片、TeraFab采用Intel 14A工艺、SpaceX负责量产——这不是一家车企的故事,而是一场垂直整合的半导体革命

C++26反射与内存安全、投机执行的硅片浪费:编程语言和芯片架构正在同步进化

C++26引入反射、内存安全和合约机制,SemiWiki揭示投机执行浪费了大量晶体管,新异步模型对标Rust——从语言到硅片,一场关于效率的革命正在两个层次同时展开。